工作职责：

1、 负责数字中频信号链路（DDC/DUC/CFR/DPD）及相关信号处理算法开发及调试；
2、 负责FPGA JESD高速接口的开发和调试及稳定性工作；
3、 负责CPRI/eCPRI等传输协议的开发及调试工作；
4、 负责FPGA其他逻辑开发工作.

任职资格：

1、硕士及以上学历，CET-6以上，通信工程、电子信息工程、信号处理等相关专业；
2、熟悉通信信号处理常用算法和理论基础，熟练掌握Verilog/VHDL开发语言及相关开发工具；
3、数学功底扎实，具备信号处理算法仿真与开发经验者优先；
4、熟练掌握C语言、熟悉编译码、通信物理层相关协议者优先。